### Family list

8 application(s) for: JP2001250953 (A)

### SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE

Inventor: YAMAZAKI SHUNPEI; KOYAMA JUN (+1)

Applicant: SEMICONDUCTOR ENERGY LAB

EC: H01L21/77T; H01L27/12

IPC: G02F1/136: G02F1/1368; G09F9/30; (+15)

Publication info: JP2001250953 (A) — 2001-09-14 JP4118484 (B2) — 2008-07-16

# 2 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE

SAME
Inventor: KOYAMA JUN ; NAKAJIMA SETSUO (+1)
Ec: H01L21/77: H01L27/12

PC: G02F1/136: G02F1/1368: G09F330: (+12)

Publication info: KR20010087348 (A) - 2001-09-15

### 3 METHOD OF FABRICATING SEMICONDUCTOR DEVICE

Inventor: YAMAZAKI SHUNPEI [JP]; KOYAMA JUN Applicant: SEMICONDUCTOR ENERGY LAB KK [JP] [JP] (+1)

EC: H01L21/77T; H01L27/12 IPC: G02F1/136; H01L29/786; G02F1/1368; (+11)

Publication info: KR20060034658 (A) - 2006-04-24

### 4 DISPLAY DEVICE

Publication info: KR20070103326 (A) - 2007-10-23

### 5 Semiconductor device and method of fabricating the same

Inventor: YAMAZAKI SHUNPEI [JP]; KOYAMA JUN Applicant: SEMICONDUCTOR ENERGY LAB [JP] [JP] (+1)

Ec: H01L21/77T; H01L27/12 IPC: G02F1/136; G02F1/1368; G09F9/30; (+12)
Publication info: TW483036 (B) — 2002-04-11

### 5 Semiconductor device and method of fabricating the same

Inventor: YAMAZAKI SHUNPEI [JP]: KOYAMA JUN Applicant: SEMICONDUCTOR ENERGY LAB [JP]

[JP] (+1) EC: H01L21/77T: H01L27/12 IPC: H01L21/77: H01L21/84: H01L27/12; (+4)

Publication info: US2003138998 (A1) — 2003-07-24 US6762082 (B2) — 2004-07-13

Publication info: US6806495 (B1) - 2004-10-19

### 7 Semiconductor device and method of fabricating the same

Inventor: YAMAZAKI SHUNPEI [JP]; KOYAMA JUN Applicant: SEMICONDUCTOR ENERGY LAB [JP]

IPC: G02F1/136: G02F1/1368: G09F9/30: (+12)

EC: H01L21/77T; H01L27/12

8 Semiconductor device and method for fabricating the same

Inventor: YAMAZAKI SHUNPEI [JP]; KOYAMA JUN Applicant: SEMICONDUCTOR ENERGY [JP]

EC: H01L21/77T; H01L27/12 IPC: H01L21/77; H01L21/84; H01L27/12; (+3)

Publication info: US2005023528 (A1) - 2005-02-03

Data supplied from the esp@cenet database — Worldwide

more >>

## SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

Also published as: Publication number: JP2001250953 (A) Publication date: 2001-09-14 JP4118484 (B2) YAMAZAKI SHUNPEI; KOYAMA JUN; NAKAJIMA SETSUO Inventor(s): US6806495 (B1) Applicant(s): SEMICONDUCTOR ENERGY LAB TW483036 (B) Classification: KR20070103326 (A) G02F1/136: G02F1/1368: G09F9/30: H01L21/336: H01L21/77; - international: RR20060034658 (A)


H01L21/84; H01L27/12; H01L29/786; G02F1/13; G09F9/30; H01L21/02; H01L21/70; H01L27/12; H01L29/66; (IPC1-7): H01L29/786;

G02F1/1368; G09F9/30; H01L21/336

- European: H01L21/77T; H01L27/12 Application number: JP20000061297 20000306 Priority number(s): JP20000061297 20000306

### Abstract of JP 2001250953 (A)

PROBLEM TO BE SOLVED; To solve a problem in a conventional liquid crystal display device that at least five or more photomasks are used to form a TFT, resulting in a high cost. SOLUTION: A pixel electrode 119, a source region 117 and a drain region 116 are formed by using a third photomask. Consequently, in a third photolithography process, a liquid crystal display device having a pixel TFT section including a reverse stagger type n-channel type TFT and a storage capacitor can be achieved.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-250953 (P2001-250953A)

(43)公開日 平成13年9月14日(2001.9.14)

(51) Int.Cl. <sup>1</sup>		徽別記号	F I		5	-73-1*(参考)	
H01L	29/786		G09F	9/30	338	2H092	
	21/336		HOIL	29/78	612D	5 C 0 9 4	
G 0 2 F	1/1368		G 0 2 F	1/136	500	5F110	
G09F	9/30	3 3 8	H01L	29/78	627C		

### 李本結中 土越中 越中面の数26 〇1 (今 16 面)


		答宜耐水	木耐水 耐水坝の数25 UL	(全 16 貝)
(21)出願番号	特顧2000-61297(P2000-61297)	000153878		
			株式会社半導体エネルギー研究	EPT .
(22)出願日	平成12年3月6日(2000.3.6)		神奈川県厚木市長谷398番地	
		(72)発明者	山崎 舜平	
			神奈川県厚木市長谷398番地	株式会社半
			導体エネルギー研究所内	
		(72) 発明者	小山 潤	
			神奈川県厚木市長谷398番地	株式会計半
			導体エネルギー研究所内	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
		(72)発明者	中编 衛男	
		(12/76974)	神奈川県原木市長谷398番地	K-PANK
				体及液性干
			導体エネルギー研究所内	
				最終質に続く

### (54) [発明の名称] 半導体装置およびその作製方法

### (57)【要約】

【課題】 従来の液晶表示装置は、最低でも5枚以上の フォトマスクを使用してTFTを作製していたため製造 コストが大きかった。

【解決手段】3枚目のフォトマスクにより画素電極11 9、ソース領域117及びドレイン領域116の形成を 行うことにより、3回のフォトリソグラフィー工程で、 逆スタガ型のロチャネル型TFTを有する画素TFT 部、及び保持容量を備えた液晶表示装置を実現すること ができる。



【特許請求の範囲】

【請求項1】ゲート配線と、ソース配線と、画素電極と を有する半導体装置であって、

絶縁表面上に形成されたゲート配線と、

前記ゲート配線上に形成された絶縁膜と、

前記絶縁膜上に形成された非晶質半導体膜と、

前記非品質半導体膜上に形成されたソース領域及びドレイン領域と、

前記ソース領域または前記ドレイン領域上に形成された ソース配線または電極と、

前記電板上に形成された画素電板とを有し、

前記ドレイン領域または前記ソース領域の一つの端面

は、前記非品質半導体膜の端面及び前記電極の端面と概略一致することを特徴とする半導体装置。

【請求項2】ゲート配線と、ソース配線と、画素電極と を有する半導体装置であって。

絶縁表面上に形成されたゲート配線と、

前記ゲート配線上に形成された絶縁膜と、

前記絶縁膜上に形成された非晶質半導体膜と、

前記非晶質半導体膜上に形成されたソース領域及びドレ イン領域と、

前記ソース領域または前記ドレイン領域上に形成された ソース配線または電極と、

前記電極上に形成された画素電極とを有し、

前記ドレイン領域または前記ソース領域の一つの端面 は、前記非晶質半導体限の端面及び前記電棒の端面と概 略一致し、もう一つの端面は、前記画素電極の端面及び 前記電極のもう一つの端面は、筋配画素電極の端面及び する半導体装置。

【請求項3】ゲート配線と、ソース配線と、画素電極と を有する半導体装置であって、

絶縁表面上に形成されたゲート配線と、

前記ゲート配線上に形成された絶縁即と、

前記絶縁膜上に形成された非晶質半導体膜と、

前記非品質半導体機上に形成されたソース領域及びドレイン領域と、

前記ソース領域または前記ドレイン領域上に形成された ソース配線または電極と、

前記電極上に形成された画素電極とを有し、

前記ソース配線の下方には、前記非晶質半薄体膜と、n 型を付与する不純物元素を含む非晶質半薄体膜とが積層 されていることを特徴とする半導体装置。

【請求項4】請求項1乃至3のいずれか一において、前 記ソース領域及び前記ドレイン領域は、n型を付与する 不純物元素を含む非晶質半導体機からなることを特徴と する半導体装置。

【請求項5】請求項1乃至4のいずれか―において、前 記絶経版、前記非品質半等体限、前記ソース領域、及び 前記ドレイン領域は、大気に曝されることなく連続的に 形成されたことを特徴とする半導体装置。 【請求項6】請求項1万至5のいず九か一において、前 記権線膜、前記計品質半導体限、前記ソース領域、また は前記ドレイン領域は、スパッタ法により形成されたこ とを特徴とする半導体装置。

【請求項7】請求項1乃至6のいずむかーにおいて、前 記継線膜、前記引-指質半等体膜、前記ソース領域、また は前記ドレイン領域は、プラズマCVD法により形成さ れたことを特徴とする半導体装置。

【請求項8】請求項1乃至7のいずれか一において、前 記ゲート配線は、A1、Ti、Mo、W、Ta、Ndま たはCrから設定れた元素を主成分とする限またはそれ らの合金膜またはそれらの積層振からなることを特徴と する半導体装置。

【請求項9】請求項1乃至8のいずれか一において、前 記ソース領域及び前記ドレイン領域は、前記非品質半導 件膜及び前記艦松と同一のマスクにより形成されたこと を特徴とする半導体装置。

【請求項10】請求項1万至9のいずれかーにおいて、 前記ソース領域及び前記ドレイン領域は、前記ソース配 線と同一のマスクにより形成されたことを特徴とする半 蛋体装着。

【請求項11】請求項1万至10のいずれか一において、前配ソース領域及び前記ドレイン領域は、前配ソー る配線及び前記画素電極と同一のマスクにより形成されたことを特徴とする半導体装置。

【請求項12】請求項1万至11のいずれかーにおいて、商記事品質等事件販のうち、前記ソース領域及びドレイン領域と参考る観域における原理は、前記ソース領域と終め、 域と接する領域と前記ドレイン領域と接する領域との間の領域における原理より厚いことを特徴とする半導体要 第2

【請求項13】請求項1万至12のいずなか一において、前記半導体装置は、前記両業電極が透明導電機から なる透過型の液晶表示装置であることを特徴とする半導 体装置。

【請求項14】請求項1乃至13のいずれか―において、前記半等体装置は、前記再零電極がA1またはA2を主成分とする膜またはそれらの積層膜からなる反射型の液晶表示装置であることを特徴とする半導体装置。

【請求項15】請求項1乃至14のいずれか一におい て、前記予審株装置は、パーソナルコンピュータ、ビデ オカメラ、携帯型情報器末、デジタルカメラ、デジタル ビデオティスタブレーヤー、または電子遊技機器である ことを特徴とする半導体装置。

【請求項16】第1のマスクを用いてゲート配線を形成 する第1工程と

前記ゲート配線を覆う絶縁機を形成する第2工程と、 前記絶縁膜上に第1の非晶質半導体膜を形成する第3工 程と。

前記第1の非晶質半導体限上にn型を付与する不純物元

素を含む第2の非晶質半導体膜を形成する第4工程と、 前記第2の非晶質半導体膜上に第1の導電膜を形成する 第5工程と、

第2のマスクを用いて前記第1の非晶質半導体膜、第2 の非晶質半導体膜、及び前記第1の導電膜を選択的に除 去してソース配線及び電極を形成する第6工程と、

前記ソース配線及び電極と接して重なる第2の導電膜を 形成する第7工程と、

第3のマスクを用いて前記第1の非晶質半導体膜の一 部、第2の非晶質半導体膜、前記第1の薄電膜、及び前 記第2の薄電膜を選択的に除去して、前記第2の非晶質 半薄体膜からなるソース質減及びドレイン質域と、前記

十一等体験がつなるソースは吸気のトレイン原域と、断に 第2の導電膜からなる画素電積とを形成する第8工程 と、を有することを特徴とする半導体装置の作製方法。 【請求項17】請求項16において、前記第2工程から 前記第5工程まで、大気に曝されることなく連続的に形

成することを特徴とする半導体装置の作製方法。 【請求項18】請求項16または請求項17において、

前記絶縁膜は、スパッタ法により形成することを特徴と する半導体装置の作製方法。

【請求項19】請求項16乃至18のいずれか一において、前記第1の非晶質半導体膜は、スパッタ法により形成することを特徴とする半導体装置の作製方法。

【請求項20】請求項16乃至19のいずれか一において、前記第2の非晶質半導体機は、スパック法により形成することを特徴とする半導体装置の作製方法。

【請求項21】請求項16乃至19のいずれか一において、前記第2工程から前記第5工程まで、同一ナヤンバー内で連続的に形成することを特徴とする半導体装置の作数方法。

【請求項22】請求項16において、前記絶縁限は、ア ラズマCVD法により形成することを特徴とする半導体 装置の作製方法。

【請求項23】請求項16または請求項22において、 前記第1の非晶質半導体膜は、プラズマCVD法により 形成することを特位とする半導体装置の作製方法。

【請求項24】請求項16、請求項22、または請求項 23において、前記第2の非晶質半導体膜は、プラズマ CVD 法により形成することを特徴とする半導体装置の 作製方法。

【請求項25】請求項16乃至24のいずれか一において、前記第2の導電機は、透明導電膜であることを特徴とする半導体装置の作製方法。

【請求項26】請求項16乃至24のいずれか一において、前記第2の導電觀は、反射性を有する導電觀であることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願発明は薄膜トランジスタ (以下、TFTという)で構成された回路を有する半導 体装置およびその作製方法に関する。例えば、液晶表示 パネルに代表される電気光学装置およびその様な電気光 学装置を部品として搭載した電子機器に関する。

【0002】なお、本明細書中において半導体装置と は、半導体特性を利用することで構能しうる装置全般を 指し、電気光学装置、半導体回路および電子機器は全て 半導体装置である。

[0003]

【従来の技術】近年、絶縁表面を有する基板上に形成された半年体障器(厚玄数・返首1 m相似)を用いて薄盤トランジスタ (丁平丁) を構造する技術が出しる社がいる。薄板トランジスタ付は「Cや電気光学装置のような電子デバイスに広く原用され、特に画像を示決置のスイッチング業子として開発が虚がたいる。

【0004】従来より、簡級表示装置として発品表示装 置が知られている。パッシン型の流温表示装置に比べ高 精報に衝電が得られることからアクティブマト)クス型 の流温表示装置が多く用いられるようになっている。ア クティブマト)クス型の流温表示装置においては、マト リクス状に配置された画素電路を駆動することによっ て、画面上に表示パターンが形成される。詳しくは選択 にいて選素電影と顕素電能に対かする対向電路の に電圧が印加されることによって、画素電優と対向電極 との間に電圧が印加されることによって、画素電優と対向電極 との間に配置された温温層の光学変別が行われ、この光 学変別が表示がラーンとして観察れた認識される。の光 学変別が表示がラーンとして観察れた認識される。の光

【0005】このようなアクティブマトリクス型の液晶 表示装置の用途は広がっており、画面サイズの大面積化 とともに高精能化や高周口率化や高信頼性の要求が高ま っている。また、同時に生産性の向上や低コスト化の要 束も高まっている。

【0006】健康では、300で以下の低温で大面積の 基板上に形成可能であることから非晶質半導体限として 非晶質シリコン限が軽適に削いられている。また、非晶 質半導体散で形成されたチャネル形成領域を有する逆ス タガ短(若しくはボトムゲート型)のTFTが多く用い られている。

[0007]

【発明が解決しようとする課題】 従来、アクティアでト リクス型の商品系元素語は、写真触到(フォトリングラ イー) 技術により、最低でも5枚以上のフォトマスク を使用してTFTを基板上に作業していたため製造コストが大参かった、半産性を向上させを開まりを向上させ あためには、工程数を削減することが有効な手段として 考えられる。

【0008】具体的には、下下で製造に要するフォト マスクの枚数を削減することが必要である。フォトマス クはフォトリソグラフィーの技術において、エッチング 工程のマスクとするフォトレジストパターンを基板上に 形成するために用いる。

【0009】このフォトマスクを1枚使用することによ

って、レジスト塗布、アレベーク、鑑光、現像、ボスト ベークなどの工程と、その前後の工程において、被膜の 成膜およびエッチングなどの工程、さらにレジスト剥 総、洗浄や乾燥工程などが付加され、煩雑なものとな り、問題をなっていた。

【0010】また、基板が絶縁体であるために製造工程 中における財務などによって酵電気が発生していた。こ 酵電気が発生すると基板上に設けられた直線の洗り でショートしたり、酵電気によってTFTが劣化または 破壊されて適品素売芸園に基示欠陥や両種の劣化が生じ ていた。特に、製造工程で行われる添加的地域のラビ ング地に軽電気が発生し間間となっていた。

【0011】本発明はこのような問題に答えるものであり、アクティフマトリクス型の液晶表示装置に代表される半導体装置において、TFTを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを課題としている。

【0012】また、静電気によるTFTの破壊やTFT の特性多化という問題点を解決しうる構造およびその作 製方法を提供することを課題としている。 【0013】

【課題を解決するための手段】上記課題を解決するため に、本発明では、まず、フォトマスク1枚目でゲート配

線を形成する。

【0014】次いで、ゲート絶縁版、ノンドープの非晶 質シリコン酸(以下、aーSi 版と呼ぶ)、n型を付与 する不純物元素を含む非晶質シリコン酸(以下、n\*a ーSi 版と呼ぶ)、及び導電機を連続的に成勝する。 【0015】次いで、フォトマスク2枚目でαーSi 販

【0015】次いで、フォトマスク2枚目でa―Si膜からなる活性層、ソース配線(ソース電極含む)及びドレイン電極をパターニング形成する。

【0016】その後、透明導電限を成骸した後に、フォトマスク3枚目で透明導電散からなる両素電販の形成を 行い、さらにn'a—Si限からなるサース領域及びドレイン領域を形成すると同時にa—Si膜の一部を除去 する。

【0017】このような構成とすることで、フォトリソ グラフィー技術で使用するフォトマスクの数を3枚とす ることができる。

【0018】また、ソース配線は画素電格と同じ材料で ある適明等電照で覆い、基数全体を外部の酵電気等から 保護する構造とする。また、透明導電数で保護回路を形 依する構造としてもよい、このような構成とすること で、製造工程において製造設置と絶縁体基数との摩擦に

で、製造工程において製造装置と絶縁体基板との摩擦に よる静電気の発生を防止することができる。特に、製造 工程で行われる後間に向処理のラビング時に発生する静 電気から下F下等を保護することができる。

【0019】本明細書で開示する発明の構成は、ゲート 配線と、ソース配線と、画素電極とを有する半導体装置 であって、絶縁表面上に形成されたゲート配線102 【0020】また、他の発明の構成は、ゲート配線と、 ソース配線と、画素電極とを有する半導体装置であっ て、絶縁表面上に形成されたゲート配線102と、前記 ゲート配線上に形成された絶縁膜104と、前記絶縁膜 上に形成された非品質半導体膜114と、前記非品質半 導体膜上に形成されたソース領域115及びドレイン領 域116と、前記ソース領域または前記ドレイン領域上 に形成されたソース配線117または電極118と、前 記電極上に形成された画素電極119とを有し、前記ド レイン領域115または前記ソース116領域の一つの 端面は、前記非品質半適体膜の端面114及び前記電極 118の端面と概略一致し、もう一つの端面は、前記画 素電極119の端面及び前記電極118のもう一つの端 面と概略一致することを特徴とする半導体装置である。 【0021】また、他の発明の構成は、ゲート配線と、 ソース配線と、面素電極とを有する半導体装置であっ て、絶縁表面上に形成されたゲート配線102と、前記 ゲート配線上に形成された絶縁膜104と、前記絶縁膜 上に形成された非晶質半導体膜114と、前記非晶質半 導体膜上に形成されたソース領域115及びドレイン領 域116と 前記ソース領域または前記ドレイン領域上 に形成されたソース配線117または電板118と、前 記電極上に形成された画素電極119とを有し、前記ソ ース配線117の下方には、前記非品質半導体膜と、n 型を付与する不純物元素を含む非晶質半導体膜とが積層 されていることを特徴とする半導体装置である。

【0024】また、上記各構成において、前記絶縁膜、 前記事品費半導体膜、前記ソース領域、または前記ドレ イン領域は、スパッタ法により形成されたことを特徴と している。

【0025】また、上記各構成において、図2(D)に示したように、前記ソース領域115及び前記ドレイン 領域116は、前記非品質半導体膜114及び前記電極 118と同一のマスクにより形成されたことを特徴としている。また、記ソース領域及び前記ドレイン領域は、 前記ソース配線117と同一のマスクにより形成された ことを特徴としている。

【0026】また、上記名構成において、図2(D)に 示したように、前記ソース領域115及び前記ドレイン 領域116は、前記ソース程線117及び前記画素電帳 119と同一のマスクにより形成されたことを特徴とし ている。

【0027】また、上記各構成において、図2(D)の エッチング工程によって、前記計品算事務状態のうち、 前記ソース領域及びドレイン領域と接する領域における 限厚は、前記ソース領域と依する領域と前記ドレイン領域 域と接する領域との間の領域における限厚より厚い構 成、即ラチャネルエッチ型のボトムゲート構造となって いる

【0028】また、上記構造を実現するための発明の構 成は、第1のマスクを用いてゲート配線102を形成す る第1工程と、前記ゲート配線を覆う絶縁膜104を形 成する第2丁程と、前記絶縁膜上に第1の非晶質半導体 膜105を形成する第3工程と、前記第1の非晶質半導 体膜上に n型を付与する不純物元素を含む第2の非晶質 半導体膜106を形成する第4工程と、前記第2の非晶 哲半導体膜上に第1の導電膜107を形成する第5工程 と 第2のマスクを用いて前記第1の非晶質半導体膜。 第2の非晶質半導体膜、及び前記第1の導電膜を選択的 に除去して配線111(ソース配線及び電極)を形成す る第6工程と、前記配線111(ソース配線及び電極) と接して重なる第2の導電膜112を形成する第7工程 と、第3のマスクを用いて前記第1の非品質半導体膜1 09の一部、第2の非晶質半導体膜110、前記第1の 蒋電膜111、及び前記第2の導電膜112を選択的に 除去して、前記第2の非晶質半導体膜からなるソース領 域115及びドレイン領域116と、前記第2の導電膜 からなる画素電極119とを形成する第8工程と、を有 することを特徴とする半導体装置の作製方法である。

【0029】また、上記構成において、前記第2工程から前記第5工程まで、大気に曝されることなく連続的に 形成することを特徴としている。

- 【0030】また、上記各構成において、前記第2工程 から前記第5工程まで、同一チャンバー内で連続的に形 成することを特徴としている。
- 【0031】また、上記各構成において、前記絶縁膜は、スパッタ法あるいはプラズマCVD法により形成してもよい。
- 【0032】また、上記各構成において、前記第1の非 晶質半導体機は、スパッタ法あるいはプラズマCVD法 により形成してもよい。
- 【0033】また、上記各構成において、前記第2の非 晶質半導体数は、スパッタ法あるいはプラズマCVD法

により形成してもよい。

【0034】また、上記各構成において、前記第2の導電膜は、透明神電膜、あるいは反射性を有する導電膜であることを特徴としている。

[0035]

【発明の実施の形態】本願発明の実施形態について、以 下に説明を行う。

【0036】図1は本発明のアクティブマトリクス基板 の平面図の一例であり、ここでは簡略化のため、マトリ クス状に配置された複数の画素のうちの1つの画素構成 を示している。

【0037】図1に示すように、このアクティブマトリ クス基板は、互いに平行に配置された複数のゲート配線 と、各ゲート配線に直交するソース配線を複数有してい る。

【0038】また、ゲート配線とソース配線とで囲まれた領域には透明等電散からなる商業電極119が配置されている。また、この商業電極119と近ならないように、透明等電散120がソース配線を覆っている。

【0039】さらに、画家電解 119の下方で間つ合う 之本のゲート配線の102年 下起線102年 下記線102年 下記線102年 下記線102年 下記線102年 下記線102年 下記線103年 できる場合である。この容量配修103 所書家電極11920間に存在する軽線要を探除として受け容量を接続した。【0040】また、ゲート配線102とソース配線117の突走廊近傍にはスイッチング業子としての下下で新り合れている。このサドロは無対策治を有ちると、ののサドロは無対策治を有ちを表えりが表す。というなどはボームゲートを表している。このサイドは一般である。このサイドは一般である。このサイドは一般である。このサイドは一般である。このサイドは一般である。このサイドは一般である。このサイドは一般である。このサイドである。

【0041】また、この下下行は、軽極性基板上に順 次、ゲート電報(ゲート配線102と一体形成された) と、ゲート電線以上、aーS1限と、n・aーS1限か らなるシース領放及びドレイン領域と、ソース電像(ゲ - 工程限)17と一体形成された)及び電路 11 以下、ドレイン電板と 5呼よりとが視層形成されている。 【0042】また、ソース電線(ゲース電荷会け)及び ドレイン電板118の下方には、絶縁性基板上上順次、ゲートを検収と、aーS1限と、n'aーS1限とが開 層形波されている。

【0044】以上の構成でなる本願発明について、以下 に示す実施例でもってさらに詳細な説明を行うこととす る。

### [0045]

【実施例】【実施例】「本売明の実施例を図1一図6を 用いて調明する。本実施例は液晶表示装置の作製方法を 元し、基板上に調素部の下下を造みす効型で形成し、 該下下てに接続する保持容量を作製する方法について工 程に戻って詳細に説明する。また、同同には該基板の端 部に設けられ、他の基板に設けた回路の最後と窓の的に 接続するための人力端子部の作製工程を同時に示す。

【00461図2(A)において、透光性を有する基板 100にはコーニング社のキ7059ガラスや非173 7ガラスなどに代表されるパリウムホウケイ酸ガラスや アルミンホウケイ酸ガラスなどのガラス基板を用いるこ とができる。その他に、石灰芸板、プラスチェク基板な どの透性性転岐を使用することもできる。

【0047】次いで、導電網を基板金額に形成した後、 第1のフォトリングラフィー工程を行い、レジストマス クを形成し、エッチングにより不要な部分を除去して配 線及び電解(ゲート電極を含むゲート登録102、容量 配縁103、及び解子101)を粉放する。このとき少 なくともゲート電極102の端部にテーパー部が形成さ れるようにエッチングする。この段階での上面図を図4 に示した。

【00 48】ゲード電機を会むゲート配線102と容量 配線103、第千部の始年101は、アルミフル人 人 1)などの低低抗導電性材料で形成することが望ましい が、A1線なでは耐燃性が好り、また腐骸しやすい等の 間限点があるので耐燃性電電性材料を組み合かせで形成 する。耐燃性準電性材料としては、チタン(T1)、タ ングル(Ta)、タングステン(W)、エリブデン(M) の)、クロム(Cr)、Nd(オオンム)から透照なた 元素、または解記元素を成分とする合か、確記元素を 担入合かせた合金郎、または解記元素を成分とする整化 物で形成する。また、T1、S1、Cr、Nd等の耐燃 性薄電体材料と組み合かせて形成した場合、平即性が付 料のみ、例えばMoとWを組み合わせて形成して形成して形成する。

【0049】液晶表示装置を実現するためには、ゲート 電極およびゲート直線は損熱性事電性材料と低低抗薄電 性材料とを組み合わせて形成することが望ましい。この 映の適した組み合わせを説明する。

【00501 画面サイズが5型程度までなら耐熱性棒電 性材料の変化物から成る導電層(A)と開熱性導電性材 料から成る毒電層(B)とを積層した二層構造とする。 導電層(B)はA1、Ta、Ti、W、Nd、Crから 遊ばれた元常、または前記元素を成分とする合金か、前 影計元素を組みるサナか合金的で解放すれば度、 漆電子を組みるサナか合金的で解放すれば度、 漆電子を組みるサナか合金的で解放すれば度、 漆電子

(A) は甕化タンタル (TaN) 膜、窒化タングステン (WN) 膜、窒化チタン (TiN) 膜などで形成する。 例えば、導電層 (A) としてCr、導電層 (B) として Ndを含有するA1とを積層した二層構造とすることが 好ましい。導電層 (A) は10~100nm (好ましく は20~50nm)とし、準電層(B)は200~40 Onm (好ましくは250~350nm)とする。 【0051】一方、大画面に適用するには耐熱性等電性 材料から成る運電層(A)と低低抗導電性材料から成る 漢雷層(B)と耐熱性漢雷性材料から成る薬電層(C) とを結層した三層構造とすることが好ましい。低抵抗導 電性材料から成る導電層(B)は、アルミニウム(A 1)を成分とする材料で形成し、純A1の他に、0.0 1~5atomic%のスカンジウム(Sc)、Ti、Nd、 シリコン (Si) 等を含有するAlを使用する。導電層 (C) は導電層 (B) のA1にヒロックが発生するのを 防ぐ効果がある。 導電層 (A) は10~100nm (好 ましくは20~50nm)とし、導電層(B)は200 ~400nm (好ましくは250~350nm) とし、 凝電層(C)は10~100nm(好ましくは20~5 () nm) とする。本家締例では、Tiをターゲットとし たスパッタ法により導電層(A)をTi膜で50nmの厚 さに形成し、A1をターゲットとしたスパッタ法により 薄銀層(B)をA1膜で200mの原さに形成し、Ti をターゲットとしたスパッタ法により導電層(C)をT

【0052】次いで、絶縁膜104を全面に成膜する。 絶縁膜104はスパッタ法を用い、膜厚を50~200 nmとする。

i膜で50mの厚さに形成した。

【0053】例えば、絶縁関104として酸化盤化シリコン酸を用い、150nmの厚さで形成する、勿論、ゲート終絶数はこのような機化管化シリコン原に限定されるものでなく、酸化シリコン原、硫化シリコン原、統化シッチを数でんめの地縁機数手加、これらの財産がから成る単層はたは格関構造として形成しても良い。例えば、下降を強化シリコン酸とし、上層を液化をリコン酸とする関精能としても良い。

【0054】次に、絶縁襲104上550~200m (招生上くは100~150m)の厚さで非晶質半導 体験105を、プラズマでVD法やスパック法などの公 知の方法で全面に形成する(図示せず)・代表がには、 スパック法で木業化非晶質シリコン(a-Si:H)験 を100mの厚冬に形成する。その他、この計晶質半 導体駅には、繊結晶半導体際、非晶質シリコングルマニ ウム際などの非晶質措造を育する化合物半導体駅を適用 することも可能である。

【0055】次に、一導電型の不純物元素を含有する半 等休散106として、1型を付与する不純物元素を含む 非晶質半導体験106を20~80nmの厚さで形成す る。1型を付与する不純物元素を含む非晶質半導体膜1 06は、アラズでくり込むやスパック決定との公知の方 法で全面に形成する。代表的には、n・a - S : H 膜 を形成すれば良く、そのためにリン(P)が添加された ターゲットを用いて成膜する。或いは、n型を付与する 不統例示派を含む非晶質半導体観106を水素化微結晶 シリコン酸 (AC - S : H)で形成しても良い。

【0056】次に、海電性の金銭服 107をスパック法や空空無常法で形成する、海電性の金銭服 107の材料としては、パーコー51 脱 106とオーミックコンタクトのとれる金属材料であたは特に限定されず、A1、C、て、Ta、Tiから返ばれた元素・または前に元素を成分とする合金か、前記元素を組み合わせた合金無等が挙げられる。本実施例ではスパック法を用が、金銭服 10 として、50 − 150 mmの厚をで除るした T:腰と、その下1 腰上に埋むてアルミニウム(A1)を 300~40 mmの厚を予防波し、またその上に T:腰と 10 ~ 15 0 mmの厚を下防波しる。(図2(A))

【0057】 熱熱原104、非晶質半等体験105、一 準電型の不能物元素を含有する半等体験106、及び等 電性の金融製107はいずれら光知の方法で作業するも のであり、プラズマCVD 法やスパック法で作業するこ とができる。本実施例では、スパック法を用い、ターゲ ット版なスパックガスを重電り刺着えることはり連続 的に形成した。この時、スパック装置において、同一の 反広端まなに被数の反応室を用い、これらの際を大い。 積づことなく連続して構想させることが好ましい。この ように、大気に場合ないことで不純物の混入を防止する ことができる。

【0058】次に、第2のフォトリソグラフィー工程を 行い、レジストマスク108を形成し、エッチングによ り不要な部分を除去して配線及び電極 (ソース配線)を 形成する。この際のエッチング方法としてウエットエッ チングまたはドライエッチングを用いる。この時、非晶 質半導体膜105. 一端電型の不純物元素を含有する半 等体膜106、及び等電性の金属膜107がエッチング され、画素TFT部においては、非晶質半導体膜10 9 一連雷型の不結物元素を含有する半連体膜110 及び導電性の金属膜111を形成する。また、容量部に おいては容量配線103と絶縁膜104を残し、同様に 端子部においても、端子101と絶縁膜104を残す。 本実施例では、SiCl,とCl,とBCloの混合ガス を反応ガスとしたドライエッチングにより、Ti膜とA 1膜とTi膜を順次積層した金属膜107をエッチング し、反応ガスをCFaとOoの混合ガスに代えて非品質半 導体膜105及び一導電型の不純物元素を含有する半導 体膜106を除去した。(図2(B))

【0059】次に、レジストマスク108を除去した 後、全面に透明導電膜112を成膜する。(図2

(C))また、この時の上面図を図5に示す。ただし、 簡略化のため図5では全面に成膜された透明薄電膜11 2は図示していない。

【0060】この透明準電膜112の材料は、酸化インジウム(Ingo」や酸化インジウム性(スズ合金(Ingo」や酸化インジウム酸化スズ合金(Ingo」であっ、1丁のと場合さる)などをスパック 法や成空蒸着法などを用いて形成する。このような材料のエッナング処理は超線系の溶液により行う。しかし、特に「TOのエッナング処理が発生しやすいのフェッナンク加工性を改善するために酸化インジウム酸化亜鉛合金(Ingo」での)を用いても良い、酸化インジウム酸化・ウェッチン人酸化使燃合位は表間下等化で吸水、酸化インジウム酸化性分合位は表間下降に優れ、「TOは上坡して熱変定性にも優れているので、接触する電棒111名AI限で形成しても腐敗定分をすることを助にでき、同様に、解性節は「Zno)ら当に対料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化単鉛(Zno;Ga)などを用いるとかできる

[0061]次に、第3のフォトリングラフィー工程を 行い、レジストマスク113を形成し、エッチングによ り不要な部分を除去して非直度半導体膜114、ソース 前域115及びドレイン領域116、ソース電極117 及びドレイン電極118、画常電極119を形成する。 (図2(D))

【0062】この第3のフォトリソグラフィー工程は、 透明等電販をパターニングすると同時に、専電性を育す 含金展際111とn'a-Si膜110と背晶電半導体 限109の一部をエッチングにより除去して開刊を形成 する。未実施例では、まず、170からなる画素電接を 経験と塩酸の組合溶液または塩化系第2銭系の溶液を用 いたウェットエッチングにより選択的に除去した後、ド ライエッチングにより事業性をする金属型 1110と 'a-Si膜110と非晶質半導体駅109の一部をエ ッチングレた、なお、本実施例では、ウエットエッチン グとドライエッチングとを用いたが、実施者が反応が入 を適宜選択してドライエッチングのみで行ってもよい し、実施者が反応滞液を適宜選択してウエットエッチン グのみで行ってもよい。

【0063】また、開孔の底部は非晶質半導体製に達しており、回席を育する非温紅半導体製 11 4 が形成される。この開化エルマ等電性を有するを規則 11 4 2 が形成される。この開化エルマ等電性を有するを規則 11 5 1 5 とドレイ・対策 11 7 2 ドルイン 1 5 と ドルイン 1 5 と ドルイン 1 5 と ドルイン 1 6 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と 1 5 と

【0064】また、この第3のフォトリソグラフィーエ

程において、容量部における絶縁膜104を誘電体として、容量配線103と画業電極119とで保持容量が形成される。

【0065】また、この第3のフォトリソグラフィー工程において、端子部に形成された透明棒電膜は除去される。

【0066】次に、レジストマスク113を除去した後、シャドーマスクを加いてレジストマスクを開成し、端子形の第十010世 資金能量を選出的に除去さ。(図3(A))また、シャドーマスクに代えてスクリーン印度によりレジストマスクを形成してもよい。ここ、図1は1つの商業の上間であり、A-A、線 及びB-B・線に沿った所面図がそれぞれ図3(A)に相当する

【0067】こうして3回のフォトリングラフィー工程 により、3枚のフォトマスクを使用して、逆スクが型の のチャネル型ドドア201を有する画素ドド下部、保持 容量202を完成させることができる。そして、これら を個々の画素に対応してマトリクス状に配置して画素部 を機変しなことによりアクティブマトリクス型の添高表 示装置を作業するための一方の基板とすることができ

る。本明細書では便宜上このような基板をアクティブマ トリクス基板と呼ぶ。

【0068】次に、アクティブマトリス 五数の画業部のみに配向戦121を選択的に形成する。配向戦121 を選択的に形成する方法としては、スクリーンは明法を 用いてもよいし、配向限を途流後、シャドーマスクを用 いてシジストマスクを形成した時まする方法を用いてもよい、通常、液晶表示素子の配向限にはポリイミド樹脂 が多く用いられている。なお、本実施例では、第二部の 第十101を買り途段を選択が除去した後、配向限 を形成した例を示したが、第千部の場下101を覆う絶 縁腹上に配向限を報閉形成した後、第千部における絶縁 観と配向限とを同時に除去してもよい。

【0069】次に、配向膜121にラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。

【〇〇7〇】次いで、アクティブマトリクス基板と、対 向電信12と尾向順123とが限けられた対向基板1 24とをスペーサで基板間隔を保持しながらシール料に より貼り合わせた後、アクティブマトリクス基板と対向 基板の間に流晶材料125を注入する。流品材料125 は公知のものを適用すれば泉く代表所にはTN落品を用 いる。流晶材料を注入した後、注入口は樹脂材料で封止

【0071】次に、端子部の端子101にフレキシブル プリント 産業版 (Flexible PrintedCrewit: FPC) を接続する。FPCはポリイミドなどの有機関節フィル ム129に頻配線128が形成されていて、異方性導電 性接着剤で入力端子502と接続する。異方性導電性接 着綱は接着剤126と、その中に混入され金などがメッ キされた数十~数百 u m 径の導電性表面を有する粒子1 27により構成され、この粒子127が入力端子101 と銅配線128とに接触することによりこの部分で電気 的な接触が形成される。さらに、この部分の機械的強度 を高めるために樹脂層130を設ける。(図3(B)) 【0072】図6はアクティブマトリクス基板の画素部 と端子部の配置を説明する図である。基板210上には 画素部211が設けられ、画素部にはゲート配線208 とソース配線207が交差して形成され、これに接続す るnチャネル型TFT201が各画素に対応して設けら れている。nチャネル型TFT201のドレイン側には 画素電極119及び保持容量202が接続し、保持容量 202のもう一方の端子は容量程線209に接続してい る。nチャネル型TFT201と保持容量202の構造 は図3(A)で示すnチャネル型TFT201と保持容 量202と同じものとする。

【0073】基板の一方の端部には、定名信号を入力する入力場子部205が形成され、接続配線206によってゲート配線208に接続している。また、他の端部には資保局号を入力する入力場子部203が形成され、接続配線204によってソース配線207に接続といる。ゲート配線208、ソース配線207、容景配線209は調素密接に応じて複数十最けられるものであり、ケータ板は前近の側である。また、開発信号を入力する入力場子部212と接続配線213を設け、入力場子部203と交互にソース部級と接続させても良い、入力場子部202、205、212はそれを仕転をご数で

ければ見いものとし、実体着が適高決定すれば良い、 【0074】 [実験例2] 図7は洗品や示葉変の実装方 法の一例である。液晶表示装置は、TFTが作製された 基数301の端部には、入力網子部302が形成された は実験例1で示したようピケート配製と同じ材料で形 成される似子303で形成される。そして対向返療30 4とスペーサ306を内包するシール剤305により数 り合わされ、さらに偏光板307、308が設けられて いる。そして、スペーサ322によって筐体321に固 定される。

【00751 をお、実施別1により得られる非晶ポシリコン膜で活性層を形成したTFTは、電界効果移動変が かさく1cm/Nsce程度しか得られていない、そのため に、画像表示を行うための原動回路はLS 1チップで形 成され、TAB(tape autosuted bonding)方式やCO (6 (chip on glass) 力式で実受されている。本実験例 では、LS 1チップ3 13 に原動回路を形成し、TAB 方式で実装する例を示す。これにはフレキシブルプリン のたりに変けられている。大学を のたりに対した。 りに網路線 31 の形成されていて、裏方性等電性検索制は 新で入り端子30 22 接続する。異方性等電性検索制は 接着第311と、その中に混入され金欠とがメッキされ た数十一数百ヵm得の導電性表面を有する粒子312に より構成され、この粒子312が大力電子312に 線310とに接触することにより、この部分で電気的な 接触が形成される、そしてこの部分の機械物態を高め るために機能割引18が設けられている。

【0076】LS1チップ313はパシブ314で納配 線310に接続し、樹脂材料315で対止されている。 そして頻配線310は接続第7316でその他の信号処 理回路、増幅回路、電源回路などが形成されたプリント 基板317に接続されている。そして、透過型の施晶表 不装置では対向基板304に光源319と光療光体32 0が設付されてバックライトとして使用される。

【〇〇77】 [実施例3] 実施例1では、絶縁膜、非晶 質半導体膜、n型を付与する不執物元素を含む非晶質半 導体膜、及び金属膜をスパッタ法で種層形成した例を示 したが、木実施例では、プラズマCVD法を用いた例を 示す。

【0078】本実施例では、絶縁膜、非晶質半導体膜、 及びn型を付与する不純物元素を含む非晶質半導体膜を プラズマCVD法で形成した。

【0079】本実施例では、絶縁膜として酸化窒化シリ コン膜を用い、プラズマCVD法により150nmの厚 さで形成する。この時、プラズマCVD装置において、 電源周波数13~70MHz、好ましくは27~60M Hzで行えばよい。電源周波数27~60MHzを使う ことにより緻密な絶縁膜を形成することができ、ゲート 絶縁膜としての耐圧を高めることができる。また、Si H,とN。OにO。を添加させて作製された酸化窒化シリ コン膜は、膜中の固定電荷密度が低減されているので、 この用途に対して好ましい材料となる。勿論、ゲート絶 縁膜はこのような酸化窒化シリコン膜に限定されるもの でなく、酸化シリコン膜、窒化シリコン膜、酸化タンタ ル膜などの他の絶縁膜を用い、これらの材料から成る単 層または積層構造として形成しても良い。また、下層を **窒化シリコン膜とし、上層を酸化シリコン膜とする積層** 構造としても良い。

【0080】例えば、酸化シリコツ酸を用いる場合には、プラズマCVD法で、オルトケイ酸テトラエチル (Tetractityl Orthosilicate: TEOS)と0,とを混合し、反応圧力40Pa、基磁温度250~350℃とし、高高酸(13、56mk)電力密度0.5~0.8%ではて変化させ不動成することができる。このようにして作製された酸化シリコン根は、その後300~400での終アニールによりゲート絶縁限として良好な特性を得ることができる。

【0081】また、非品質半等体膜として、代表的には、プラズマCVD法で水素化非晶質シリコン(a-Si:H)膜を100nmの厚さに形成する。この時、プラズマCVD装置において、電源周波数13~70MH

2、哲ましくは27~60MHzで行えばよい、電源財政数27~60MHzを使うことにより成限速度を向上することが可能となり、成限された限ま、欠陥密度の少ないa~51提となるため好ましい。その他、この非晶質半等機関には、微結局半等体限、非晶質シリコンゲルマニウム版をどの非晶質構造を有する化合物半導体限を適用することも可能である。

【0082】また、上記鈴橋駅及び上記非品質半導体膜 のプラスでくり込による危機において、100~10 6以日よのが以交運動電を名けば、プラズでとりな の気相反配によるパーティクルの発生を防ぐことができ き、速度においてセンホールの発生を防ぐことができる たか軽といい。

100831また、本実純例では、一帯電型の不練物元素を含むする半率体版として、R型を付する平純物元素を含む手品質半等体膜を20~80mm房を70%でする。例えば、R型のa-Si:H版を形成すれば良く、そのためにシラン(SiH,)に対して0.1~50%の濃度でフェスフィン(PH,)を添加する。成いは、R型を付与する不純物元素を含む非晶質半導体制106を未常化類結局シリコン版(μc-Si:H)で形成しても防い。

【0084】これらの限は、反応ガスを適宜切り替える ことにより、連絡的に形成することができる。また、ア ラズマでVD素版において、同一の反応室または複数の 反応室を用い、これらの膜を大気に指すことなて連載し て積層させることもできる。このように、大気に鳴さな いて連載成膜することで半品質半導体限への不純物の混 入を助ますることができる。

【0085】なお、本実施例は、実施例2と組み合わせることが可能である。

【0086】 [実施例4] 本実施例では、保護膜を形成 した例を図6に示す、なお、本実施例は、実施例1の図 2(D)の状態まで同一であるので異なる点について以 下に説明する。また、図2(D)に対応する箇所は同一 の符号を用いた。

【0087】まず、実施門1に従って図2(D)の状態 を得た後、薄い無機絶縁要を命に形成する。この等い 無機絶縁限としては、酸化シリコン原、強化シリコン 際、能化変化シリコン原、能化タンタル版などの無機絶 継襲を用い、これらの材料から成る単層または精層構造 として新成しても良い。

【0088】次いで、第4のフォトリソグラフィー工程 を行い、レジストマスクを形成し、エッチングにより不 要な部分を除去して、画客下下下部においては途縁取4 01、第子部においては途晩粉棒駅402をそれぞれデル 成する。この態度縁段401、402は、パック・ ション酸として機能する。また、端子部においては、第 4のフォトリソグラフィー工程により薄り、無機は軽減4 4のフォトリソグラフィー工程により薄り、無機は軽減4 22と無機棒機乗104を同時で除去して、第子部の端 子101を露呈させることができる。

できる。

[0089] こうして本実施例では、4回のフォトリソグラフィー工程により、4枚のフォトマスクを使用して、無熱診構設で保護された速スタが型のカチャネル型 TFT、保約容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス型への 添品表示装置を作戦するための一方の基板とすることが

【0090】をお、本実施例は、実施例1万至3のいず れか一の構成と目前に組み合わせることが可能である。 【0091】【実施例5〕実施例1では透過型の液晶表 示装置に対応するアクティンマトリクス基板の作撃方法 を示したが、本実施例では反射型の流晶表示装置に対応 する例について示す。

[0092] まず、実施門1と同様にして、図2(B) に示す工程までを行う。そして、透明薄電販に代えて及 射性を有する標電販(A1、A5等)を形成する。そして、実施例1と同様に、第3のフォトリソグラフィー工 程によりレジストマスクパターンを形成し、エッチング によって反射性と有する幕電販からなる尚高楽電極を形成 する。画楽電極は、電極118と娘なるように形成す

【0093】その後の工程は、実施例1と同様であるの で省略する。こうして3回のフォトリングラフィー工程 により、3枚のフォトマスクを使用して反射型の液晶表 示装置に対応したアクティブマトリクス基板を作製する ことができる。

【0094】また、本実施例は実施例4と組み合わせる ことが可能である。

[0095] 「実験例6] は関発明を実施して形成されたCMOS回路や職業部は様々な電気光学装置(アクティブマトリクス型活品ディスプレイ、アクティブマトリクス型にCディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器やてに本類が削を実施できる。

3 (096) その様と電子概要としては、ビデオカメフラ、デジタルカメラ、プロジェクター(リア型またはフレト型)、ヘルドマウトトディスプレイ(ゴーゲル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンビュータ、携帯情報電末(セバイルコンビュータ、携帯情報電末(ログリース)によった。それらの一個を図9、図10及び図11に示す。

【0097】図9(A)はパーソナルコンビュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む、本発明を画像入力部2002、表示部2003やその他の信号駆動回路に適用することができる。

【0098】図9(B)はビデオカメラであり、本体2 101、表示部2102、音声入力部2103、操作ス イッチ2104、バッテリー2105、受像部2106 等を含む。本発明を表示部2102やその他の信号駆動 同路に適用することができる。

【0099】図9(C)はモバイルコンピュータ(モー ビルコンピュータ)であり、本体2201、カメラ部2 202、受機器2203、提作スイッチ2204、表示 部2205等を含む。本発明法未示部2205やその他 の信号駆動回路に適用できる。

【0100】図9(D)はゴーグル型ディスアレイであり、本体2301、表示部2302、アーム部2303等を含む。本発明は表示部2302やその他の信号駆動回路に適用することができる。

【0101】図9(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部240

り、本体2401、表示部2402、スピーカ部240 3、記録媒体2404、操作スイッチ2405等を合 む。なお、このプレーヤーは記録媒体としてDVD(D

igtial Versatile Disc〉、CD 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の信号駆動回路に適用することができる。

【0102】図9 (F) はデジタルカメラであり、本体 2501、表示部2502、接眼部2503、接作スイ ッチ2504、受像部(図示しない)等を含む。本願発 明を表示部2502やその他の信号駆動回路に適用する ことができる。

【0103】図10(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808やその他の信号服動回路に適用することができる。

【0104】図10(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する流晶表示装置2808やその他の信号駆動即既に適用することができる。

【0105】 なお、図10(C)は、図10(A)及び図10(B)中における技好装置2601、2702の 構造の一何を示した図である。投射装置2601、27 20は、光端光学系2801、ミラー2802、280 ~2806、ゲイクロイックミラー2803、アリズ ム2807、流晶表示装置2808、位相差板280 、投射光学系2810で構造され、投射光学系28

10は、投射レンズを含む光学系で構成される。木実施 側は三級式の例を示したが、特に限定されず、例えば単 数式であってもたい。また、図10 (c) 中においた 中で示した光端に実施者が確宜、光学レンズや、偏光機 能を有きるフィルムや、危相差を調飾するためのフィル ム、1Rフィルムやの学界を設備されていた。

【0106】また、図10(D)は、図10(C)中に

おける光調光学系28010有造の一個を示した図であ 6. 未実施例では、光調光学系2801は、リフレクタ 2811、光弧2812、レンズアレイ2813、2 814、偏光変換案子2815、集光レンズ2816で 構成される。なお、図10(D)に示した光調光学系は 一般であって特に耽定されない。例えば、光調光学系に 実施者が確宜、光学レンズや、優光機能を有するフィル ムや、位相差を測面するフィルム、18フィルム等の光 学系を設けておよい。

【0107】ただし、図10に示したアロジェクターに おいては、透過型の電気光学装置を用いた場合を示して おり、反射型の電気光学装置での適用例は図示していない。

[010名] 図11(A) は携帯電話であり、本株29 01、音声出力部2902、音声入力部2903、表示 部2904、提作スイッチ2905、アンテナ2906 等を含む、木類売明を音声出力部2902、音声入力部 2903、表示部2904やその他の信号駆動回路に適 用することができる。

【0109】図11(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、提作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003やその他の信号回路に適用することができる。

【0110】図11(C)はディスプレイであり、本体 3101、支持台3102、表示部3103等を含む。 本発明は表示部3103に適用することができる。本発 明のディスプレイは特に大画面化した場合において有利 であり、対角10インチ以上、(特に30インチ以上)の ディスプレイは有利である。 【0111】以上の様に、木鯛売明の適用範囲は極めて 広く、あらゆる分野の電子機器に適用することが可能で ある。また、本実施例の電子機器は実施例1~5のどの ような組み合わせからなる構成を用いても実現すること ができる。

### [0112]

【発明の効果】本発明により、3回のフォトリソグラフィー工程により、3枚のフォトマスクを使用して、逆スタガ型のnチャネル型TFTを有する画素TFT部、及び保持容量を備えた液晶表示装置を実現することができ、

[0113]また、保護数を形成した場合においては、 4回のフォトリソグラフィー工程により、4枚のフォト マスクを使用して、無機矩機数で保護された逆之ダブ型 のカチェネル型下FTを古する画業下FT部、及び保持 容量を備えた液温成子装置を実現することができる。 【図面の簡単な説明】

# 【図1】 本願発明の上面図を示す図。

【図2】 AM-LCDの作製工程を示す断面図。

【図3】 AM-LCDの作製工程を示す断面図、

【図4】 AM-LCDの作製工程を示す上面図。

【図5】 AM-LCDの作製工程を示す上面図。

【図6】 液晶表示装置の画素部と入力端子部の配置


を説明する上画図。 【図7】 液晶表示装置の実装構造を示す断面図。


【図8】 AM-LCDの作製工程を示す断面図。


【図9】 電子機器の一例を示す図。


【図10】 電子機器の一例を示す図。

【図11】 電子機器の一例を示す図、













(42))01-250953 (P2001-`S助毅










[311]



### フロントページの続き

F ターム(参考) 2H092 GA50 HA04 HA06 JA26 JB64 KA05 KA12 KA18 KB04 KR25 MA08 MA14 MA17 MA18 MA19

MA27 NA27 NA29 PA01 PA06

PA10 PA11 RA05 5C094 AA42 AA43 AA44 AA48 BA03 CA19 DA13 DB01 DB04 EA04

EB02 FA01 FB02 FB12 FB14 FB15 GB10

5F110 AA16 AA22 BB01 CC07 DD01 DD02 DD03 EE01 EE03 EE04

EE06 EE14 EE15 EE23 EE44

FF01 FF02 FF03 FF04 FF09 FF28 FF30 FF36 GG01 GG02

FF28 FF30 FF36 GG01 GG02 GG14 GG15 GG25 GG33 GG43

GG45 HK03 HK04 HK06 HK07

HK09 HK15 HK16 HK22 HK25 HK26 HK33 HK35 NN02 NN03

NN22 NN23 NN24 NN34 NN35

NNGZ NNGS NNG4 NRS4 N

NN73 QQ09